PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-204142

(43)Date of publication of application: 09.08.1996

(51)Int.CI.

H01L 21/8242 H01L 21/8234 HO1L 27/088 HO1L 29/78

(21)Application number: 07-008597

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

24.01.1995


(72)Inventor: KITA AKIO

(54) DYNAMIC RANDON ACCESS MEMORY

PURPOSE: To realize a high density rapid DRAM by

(57)Abstract:

satisfying the high level write-in compensation and the cut off characteristics of transistor in the memory cell region of the DRAM as well as improving the drive force of a transistor in the peripheral circuit region. CONSTITUTION: Within a DRAM 1, the gate insulating film of a transistor of a memory cell array block 11 comprising a memory cell is formed thicker than the gate insulating film of respective transistors of the peripheral circuit block 12 (peripheral circuit region) and an I/O circuit block 13 (I/O circuit region). Besides, the gate insulating film of respective transistors in the memory cell region and the I/O circuit region are formed thicker than the gate insulating film of respective transistors



LEGAL STATUS

[Date of request for examination]

excluding these gate insulating films.

24.06,1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration]

3193581

25.05.2001

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

(19) 月本国特許庁 (リピ)

(12) 公開特許公報 (A)

(11)特許出關公園森分

特開平8-204142

(42)公路日 平成8年(1996)8月9日

(SI) loca!

7735-4M

PI

技術表示信所

HOIL 27/108

21/8242

21/8234

HOIL 27/10

681 F

27/08

102 C

等空前水 水湖水 湖水頂の数5 OL (金 8 頁) 最終頁に硬く

(21) 出國會等

(22) 山田日

特里平7-8597

平成7年(1995) 1月24日

(71)出版人 000000285

种电流工具株式白社

東京都在区虎ノ門1丁目7會12号

(72)発明者 北 明天

東京都接区第2月1丁目7番12号 沖電気

工事株式会社内


(74)代理人 外理上 船橋 貸卸

(54) 【発明の名称) ダイナミックランダムアクセスメモリ名置

(57) 【室彩】

【目的】 本苑明は、DRAMのメモリセル恒雄におけるトランジスタのカットオフ特性とハイレベルの書き込み補償を満足するととに周辺回路便被のトランジスタの駆動力を向上させて、高岳屋高道DRAMの復現を図る。

【様成】 DRAM1において、メモリセル包室を構成するメモリセルアレイブロック11のトランジスタのデート絶縁態(図示せず)を、周辺回路ブロック12 (周辺回路領域)および1/0回路ブロック13 (I/0回路領域)の各トランジスタのゲート絶縁度よりも厚く形成したものである。またはメモリセル領域および1/0回路領域の各トランジスタのゲート絶縁度よりも厚く形成したものである。



第1是叫の實施的上間するORAMの構成图

【特許請求の範囲】

【請求項1】 1トランジスク1キャパシケ型のダイナミックラングムアクセスメモリ設置において、

メモリセル恒短のトランジスタのゲート**的**原質を、絞メ モリセル値短以外のトランジスタのゲート記録度よりも 厚く形成したことを特徴とするダイナミックランダムア クセスメモリ設備。

【館求項2】 「頭求項1 記載のダイナミックランダムア クセスメモリ茲置において、

メモリセル領域におけるトランジスタのゲート絶数膜の厚さToxは、動作遅延時間に関するマージン保盤をα、以トランジスタのしきい値電圧をVで、ハイレベルの電圧をVcc、ほトランジスタのゲート絶縁度が信頼性上許等できる最大電界をEoxmax として、Tox>(αVで+Vcc)/Eoxmix なる関係を演足することを特徴とするダイナミックランダムアクセスメモリ線性

【湖水項3】 1トランジスタ1キャパシタ型のグイナミックランダムアクセスメモリ設置に知いて、

メモリセル領域および入出力回転領域の各トランジスタのゲート船段版を、該メモリセル領域および於入出力回路領域は外のトランジスタのゲート砲線原よりも厚く形成したことを特徴とするダイナミックランデムアクセスメモリ設置。

【海水項4】 「西水原3 配数のダイナミックランダムア クセスメモリ設置において、

メモリセル領域地上び入出力回路恒極における各トランジスタのゲート純磁圏の原さToxは、動作遅延時間に関するマージン係数をα、面トランジスタのしきい値飛圧をVi、ハイレベルの電圧をVcc、酸トランジスタのゲート絶経度が信頼性上許容できる最大電界をEconstate として、Toxx>(α Vt' + Vcc)/Econstate なる関係を満足することを特徴とするダイナミックランダムアクセスメモリ接続。

【領求項5】 「育求項3または隋求項4配数のダイナミックランダムアクセスメモリ奖量において、

外部電流電圧を降圧する電圧変換回路を内配していることを特徴とするダイナミックランダムアクセスメモリ接 個。

【発明の解細な説明】

[0001]

【産業上の利用分析】本発明は、高柔積、低能登電力、 高速動作をめざしたCM 1 S (Complimentary Motal In sulator Samiconductor) 型ダイナミックランダムアク セスメモリ装価に関するものである。

[0002]

【延延の技術】ダイナミックランダムアクセスメモリ数 屋(以下DRAMと配す)の高級積化には目ざましいも のがあり、近年では1チップに64メダビットを無確し たDRAMも実用化されつつある。このような高集確化 は、繊細加工技術の目ざましい過趣によるところが大き く、それに加えてスケーリング即によるトランジスタの 英性能化によるところが大きかった。上配のようなDR AMでは、メモリセル密域、周辺回路領域および入出力 回路領域の各トランジスタのグート総縁族となるケート 強化膜はほぼ同じの厚さに形成されていた。

100031

【毎明が解決しようとする養膳】 1 ピットが一つの書稿 用キャバシタと一つのスイッチング用トランジスタとか ら構成されているDRAMでは、スイッチングトランジ スタのリーク電流を厳しく如えなければならない。これ は、ビジーレートが一定になるようにリフレッシュ時間 が一世代ごとに二倍に長大化していることと、低消費を 刀化のためにリフレッシュ時間がより伝くなる似向とか らさらに厳しくなってきているためである。 スイッチン グトランジスタのリーク電液を抑制するには、カットオ フ特性を吐得する必要があり、そのためにグート酸化痰 を上り輝く形成する万策が占られている。 さらに周辺回 路トランジスタの駆動力を高める上でもゲート酸化核を より限く形成する方葉がとられている。一方、トランジ スタ自身のしきい価値圧によるキャパシタへの書き込み 時の電圧低下を防ぐため、ワード祭の電圧をしきい価値 氏以上に上げる方法が従来より採用されているが、この 方法では、信頼性上ゲート酸化酸にかけられる最大電影 からゲート酸化粧の緑路化にも図界が生じる。是近では そのトレードオフが成立する領域がなくなりつつあり、 高信度高速DRAMを実現することが困難になってき 九

[0004]

【頭屋を解決するための手段】本売明は、上記課題を解決するためになされたDRAMであり、第1元明のDRAMは、メモリセル領域のトランジスタのゲート絶縁度を、このメモリセル領域以外のトランジスタのゲート絶縁度よりも厚く形成したものである。また第2元明のDRAMは、メモリセル領域お上び入出力回路領域以外のチート絶縁をメモリセル領域お上び「ノ〇回路領域以外のチトランジスタのゲート絶縁はよび「ノ〇回路領域以外のチトランジスタのゲート絶縁はよりも厚く形成したものである。

[0005]

【作用】上記第1 発明のDRAMでは、メモリセル値域のトランジスタのゲート犯線度を、このメモリセル領域以外のトランジスタのゲート絶線度よりも厚く形成したことから。メモリセル領域のトランジスタのカットオフ特性とハイレベルの書き込み補償が関単される。それとともに、最辺回路領域および1/〇回路領域の各トランジスタのゲート絶縁度は減く形成されることになるので、各トランジスタの駆動力は高まる。

【0008】正た第2角別のDRAMは、メモリセル領域および1/0回路領域のトランジスタのゲート経過度を、メモリセル領域および1/0回路領域以外のトラン

ジスタのゲート乳製機の厚さよりも厚く形成したことから、メモリセル値域のトランジスタのカットオフ特性とハイレベルの書き込み補償が拠走される。それとともに、周辺回第部のトランジスタのゲート鉛融度は薄く形成されることになるので、このトランジスタの駆動力は高まる。。

[0007]

【突駆例】第1段明の突取例を図1の構成図によって説明する。図では、1トランジスタ/1キャパシタ型DRAMの構成の一例を示す。

【0008】図に示すように、DRAM1は1トランジスタ/1キャパシタ型のもので、メモリセル包域となるメモリセルアレイブロック11の周辺には、このメモリセルアレイを駆動する同路等を含む周辺回路領域となる周辺回路では、2012に投続した状態に外部との信号のやりとりを行う入出力回路領域となる1/0回路プロック13に開いるルプロック11~13に用いられているMOSトランジスタのゲート経経度となるゲートを化度原(図示省略)は、それぞれてOCCULL、TOCOPERT、Torio とすると、(1)式のような関係に設定されている。

[0009]

【数1】

 $T_{\text{OXCRLL}} > T_{\text{OXPRHX}} = T_{\text{OXI/Q}} \cdots (1)$

【00·10】次に、上述したゲート数化度の厚さの関係を摘足するDRAM1を実現するための製造方法について、図2の製造工程図(その1)および図3の製造工程図(その2)によって設明する。

【0011】生ず図2の(1)に示すように、抵抗率10日に m程度の下型の中導体基板(例えばシリコン番板)101を用意し、例えばLOCOS 法によって、上記半導体基板101の表面側の所定領域にフィールド酸化度102を形成する。なお、圏には示さないが、CMOSトランジスタを構成する場合には予めウェル価域を形成しておく。さらにソフトエラーを防止するためにメモリセル個域に二重のウェルを形成した構図にしておよい。続いてドチャネルトランジスタおよびアチャネルトランジスタの各しさい値域圧を設定域に仕上げるために、Vを制御インプラを各Nチャネルトランジスタの形成千定価域およびアチャネルトランジスタの形成千定価域およびアチャネルトランジスタの形成千定価域に対して行う。さらに熟録化告によってアクティブ値域に対して行う。さらに熟録化告によってアクティブ値域に致して行う。さらに熟録化告によってアクティブ値域に対して行う。さらに熟録化告によってアクティブ値域に対して行う。

【0012】 絞いて図2の(2)に示すように、レジスト度を形成してそのパターニングを行い、メモリセル領域131を覆う状態にレジストパターン152を形成する。このレジストパターン162をエッチングマスクにして、メモリセル価域以外のアクティブ領域132上の

酸化度151 (2点編纂で示す部分)を希フッ酸水路板によるエッチングによって検索する。

【0013】次いで、既知のレジスト除去技術によって上記レジストパターン152を除去する。その後例2の(3)に示すように、無酸化法によって、ゲート酸化原103、104を何時に形成する。このとき、メモリセル領域131以外のゲート酸化原104が6nmとなるようにする。その場合、メモリセル領域131には予め酸化原151〔(2)事則〕が形成されていたため、ゲート酸化原103の鎮厚はゲート酸化原104よりも厚い6nm程度の震呼になる。なお、シリコンの熱酸化では、反応発達と拡散体変とが観合するので、二度の酸化による移属原は単純な算動加算とはならない。

【0014】続いて図2の(4)に示すように、CVD 法によって、上記標準の上に多新品シリコン膜を地積する。そしてリングラフィーおよびエッチングによって、多額点シリコン数をパターニングして、リート電福106 およびゲート電便106を形成する。その後イオン社入法によって、ソース・ドレイン拡散層107 およびソース・ドレイン拡散層108を形成する。

【0015】 衣いで上記構造の上にメモリセルのキャバ シタを形成していく。 幽3の(1)に示すように、先す CVD幼によって、例えば最化シリコンを駐積して雇問 絶縁度108を形成し、その後リングラフィーおよびエ ッチングによって、上記層問絶象度109の研定位置 【ソース・ドレイン領域107g(107)上】 にコン タクトホール110を明ロする。そしてCVD迚によっ て、多粘晶シリコン度を形成した後、リングワフィーお よびエッチングによって上記多齢品シリコン餌をバター ニングし、キャパシタの下層電視111を形成する。さ 6にCVD法によって、銃化シリコン模器上び多時品シ リコン族を盾に形成する。その後、リソグラフィーおよ びエッチングによってこの多額品シリコン設および電化 シリコン直をパターニングし、上記室化シリコン握で中 マバシタの時間体育膜112を形成するとともに上記多 結晶ンリコン度でキャバシタの上層環模113を形成す

【0016】 次いでCVD色によって、キャパンタとビット県とも分配する局間絶縁終1】4を形成し、リングラフィーおよびエッチングによって、上記層間絶縁終1 14の所定位位(ソース・ドレイン領域107b(107)上】にコンタクトホール113を開口する。さらに、縄超材として例えばタングステンポリサイド資を形成した後、リソグラフィーおよびエッチングによってパターニングを行い、ビット載116を形成する。

【0017】続いてさらに上記傳造上に全選配練局を形成していく。図3の(8)に示すように、CVD法によって酸化シリコンを堆積して層間絶縁度117を形成し、リングラフィーおよびエッサングによってコンタクトホール118を上記層階級縁度117の所定位置(ソ

ース・ドレイン領域108上)に跨りする。その後タン グステンポリサイドのような韓電材料をプラグ119と して極め込む。そしてスパッタリングによってアルミニ ワム合金を増殖して金属層を形成する。そしてリングラ フィーおよびエッチングによって金属層をバターニング し、配線増120を形成する。最後にバッシペーション 度121を形成した後、例には示さないポンディング用 のパッド部を開口してウエハブロセスを解了する。

【ロロ18】 次にゲート軍化便の別の展逸方法を関4の 製造工程図によって説明する。図4の(1)は、、半導 体基板101上の所定位置にフィールド酸化膜102を 形成する。その後ゲート数化膜152を形成し、メモリ セル領域131以外のトランジスタのゲート遺径108 をパターニングした徒の構造を示している。

【0019】続いて少なくとも上記ゲート電極106の 下方のゲート酸化膜152は抜して、メモリセル価値1 31上のゲート酸化酸152を除虫する。次いで図4の (2) に示すように、瞬酸化欲によって、新たにゲート 酸化酸103を形成する。このとき、ケート電極106 の下面側に起けるゲート酸化度152は成長しないの で、その反序は変化しない。またこの無酸化では、メモ

(LMX' = [(1/2 Vec · Cx) /Tage) 7 【0022】256Mピットクラスを想定して、具体的 な数値を代入してみる。Cs = 251F、Vot=1.5 V、ヵー20%、ローパワーモードを今座して過常の8 倍を設定してTarp == 1024msとする。この許容リ ーク I Liday にはキャパシタや接合リークなどのリーク 成分も含まれるので、トランジスク目体の野寒リーク! LMLXはマージンをとり全体の1/10とすると0、37 f Aとなる。この依を最大動作温度、例えば80℃で得 足しなければならない。 ここでトランジスタのリークモ ードとして、粋に何欲しなければならないのはパンチス ルーである。もう一つの仕供であるハイレベルの書き込 み補償からくる前頭は、トランジスクのゲート酸化膜の 耐圧である。ハイレベルの書き込み補佐のためには、ゲ ートに接続されているワード線をVccよりもブートスト ラップして富竜圧をかける方位が従来より広く用いられ てきている。ハイレベルの書き込み補償の条件は(3) 式のようになる。

(ESOO)

【数3】 V_{WL}>Vcc+a·Vt' ... (3)

【0024】ここで、V_mはワード器の書き込み時の電 圧、αはワード報連延などを考慮したマージン保険で図 略取計にもよるが、例えば1、1~1、5 程度の範囲の 所定位に設定する。また、Vilt/マクバイアスポーV cc+Vbbのときのしきい叙述圧である。これはハイレベ ルの書き込み時にはトランジスタのソースがVccとなっ ているためである。Vbbは基板パイアスである。ゲート 酸化酸にかけられる最大電界をEoxmex、ゲート酸化度 応をToxとすると上記(3)式は近似して(4)式のよ

リセル仮属1318分のアクティブ領域上も厳化され、 ゲート電便105が多粧品シリコンからなる場合にはそ の翌回も酸化される。そして上配ゲート酸化路103上 にメモリセル値域131のゲート電板106をパターニ ングする。このようにして展摩が異なる二種型のグート 酸化膜152、103を形成することができる。

【0020】衣に上記図1によって説明した構成のDR AM1の動作を説明する。DRAM1のメモリセル値拡 のトランジスタ (以下メモリセルトランジスタと記す) に要求される意要な仕様として、データの保存状態にお けるカットオフリークとハイレベルの書き込み構造があ る。このうちカットオフリークの仕様については許多リ 一ク電流の計算によって輝かれる。データ破壊を防ぐた めには、次のリフレッシュまでの間にセルの電砂消失が ある割合以下でなければならない。ここでメモリセルの キャパシタを量をCs、ハイレベルの存を込み電圧をY cc、セルブレート電圧を1/2 Vcc、許容配荷消失率を カ、リフレッシュ間隔型T_{RUI}, とすると、許容リーク鉱 統「ア艸エス は(2) 式のように表せる。

[0021]

【聲2】

. . . (2)

うになる。

[0025]

【数4】

Vt' < (Enters · Tox-Vcc) / a · · · (4) 【0026】さらに(4) 式を変形すると(5) 式のよ うになる。

[0027]

【数5】

Tox> (Vt' +Vcc) / Exame

【0028】トランジスタのリーク電流を罰述のように 厳しく抑えるためには、しきい値電圧を高く配定しなけ ればならない、一方、ヘイレベルの書き込み補償のため にはしさい仮配圧は低く設定しなければならない。特 に、ゲート酸化度厚が薄くなってきているので、ゲート 酸化度にかけられる最大電圧からの制限が厳しい。

【0029】図5は上記関係を示したグラフであり、蘇 軸にトランジスタのしきい紅竜圧、模軸にゲート酸化灰 厚をとってある。ゲート酸化酸にかけられるイントリン シックな許容最大電界は、10MV/cm以上である が、ゲート酸化度の不定金性などに配因する実用的な長 物信頼性上の許容最大電界Eozmaz は3MV/cm以上 6MV/cm以下程度である。図においては、Eozmax ■4.5MV/cmとしてある。図中の実験はリーク電 混の制限からくるしきい但世圧の下限を示している。 ゲ 一ト単化膜を実践化していくと、カットオフ特性が改容 されてより低いしさい位定圧でリーク電流の仕様を達成 できる。一方、図中の点験で示したハイレベルの答き込 み補償からくるしさい値電圧の上限はゲート酸化原原に

比例している。関令のトレードオフが成り立つ範囲は、 図中の斜線で示す領域となる。この例では、ゲート他化 該互の薄膜化は6、5 nm程度までで、それ以下ではハ イレベルの書き込み細信ができなくなる。そこで、メモ リセルトランジスタのゲート酸化膜度を8 nm程度にして、周辺回路ブロックおよび1/0回路ブロックのトラ ンジスタのゲート酸化膜原をそれよりも薄い6 nm程度 に設定する。

10030】このように、メモリセルトランジスタのゲート酸化展序を周辺回路プロックおよび!/〇回路プロックの各トランジスタのゲート酸化膜厚よりも厚く設定するとにより、メモリセルトランジスタのカットオフとハイレベルの書き込み補償を演足するとともに、周辺回路研および!/〇回路部の各トランジスタの駆動力を高めることができる。したがって、高部度でかつ高速動作が可能なDRAMデバイスを実現できる。

【0031】次に第2発別の変焼例を図6の構成図によって配別する。図に示すように、1トランジスクノ1キャパンタ型のDRAM2のメモリセルアレイブロック(メモリセル仮転)21の周辺には、このメモリセルアレイを郵助する回路やメモリセルアレイからの信号を処理する回路等を含む周辺回路ブロック(周辺回路便域)22が配便されている。さらに外部との信号のやりとりを行う1/0回路ブロック(入出力回路便域)23が上記周辺回路に接続した状態に配置されている。さらに外部は鉱を高圧する電圧変換回路24が電板と1/0回路ブロック23との間に設けられている。

【0032】上記覚圧変集回路24は、豊細なトランジ スタで構成された内部回路を低電圧で動作させ、低消費 電力化とホットキャリア等による信頼性の低下を防ぐと 何時に、外部のデバイスとは佐菜の入出力を圧によるイ ンターフェースをとる。そのために、例えば外部電脳電 圧が3.3Vであるとき、2.5Vに降圧して内部回路 に電波を供給する。この電圧変換図路24を内蔵するこ とにより、メモリチップへの電磁は単一ですむ。また内 部の周辺回路のトランジスタは低電圧においても高速動 作が可能なようにできるだけ難いゲート酸化度を用い る。一方、1/0周島のトランジスタでは、高い外部電 圧においても十分な信頼性が得られるように、周辺回路 ブロックのトランジスタのゲート酸化度よりも厚いゲー ト酸化醇を用いる。したがって、メモリセル鬱峻、周辺 回路恒敏、I/O回路価域に用いられているMOSトラ ンジスクのゲート数化反応をそれぞれてCECSEL、T oxpenx、Toxx/o とすると、(8) 式のような関係にな ろ、

[0033]

【数6】

ToxestL=Toxx/o > Toxpast · · · (6) 【0034】上記(6) 式を満足するようにトランジスタのゲート酸化度の厚さを変えてDRAMを駆逐する方 法は、上記図2、図3によって説明したのと同様のプロセスである。そのため、ここではその説明は省略する。なが、メモリセル価域のゲート酸化版と『/O回路領域のゲート酸化版とは同時に形成すれば、Toxcell=Toxa/o なる国係は森足される。

【0035】決ぎに上記DRAM2の動作の説明を行う。上記第1発明の実施例と回係にして、DRAM2のメモリセルトランジスタに要求されるカットオフリークの仕値について、許容リーク電流は、上記説明した

(2) 式のようになる。そして256Mビットクラスを 犯定した場合のトランジスク自体の評算リーク電視] LMAXは、一併として [LMAX = 0.37fAとなる。この 値を最大動作程度、例えば80℃で満足しなければなら ない。

【0036】もう一つの仕様であるハイレベルの書き込み相傾からくる制限は、トランジスタのグート酸化膜の 耐圧である。ハイレベルの書き込み相信のためには、ケートに授解されているワード課をVccよりもブートストラップして高電圧をかける方法が延来より広く用いられてきている。ハイレベル書き込み補信の条件は上記説明した(3)式のようになり、それを変形すると上記(5)式のようになる。

【0037】そしてメモリセルトランジスタのリーク危 統の制限からくるしさい信電圧の下限とハイレベルの書き込み補償からくるしきい信電圧の上限はトレードオフの関係にある。そのため、ゲート酸化鍵區の輝度化の下 殿は、上配第1 類明の姿態例で説明したのと同一条件であれば、6.5 mm程度で、それ以下ではハイレベルの書き込み補償ができなくなる。そこで何えば、メモリセルトランジスタのゲート酸化度厚を8 n m組度にし、同辺回路ブロックのトランジスタのゲート酸化度厚をその 1 / ○回路 ブロックのトランジスタのゲート酸化反には、内部よりも確い6 n mを反にす、メモリセルトランジスタのゲート酸化反には、内部よりも高い外部電気気圧がかかるので、メモリセルトランジスタ


【0039】以上の辺屑では、256MbDRAMレベルのパラメーク設定を用いたが、他の世代のDRAMデバイスにおいても適用が可能である。またメモリセルの形式としては、製造方位で設防したスタックト型以外のものであっても差し実えばない。

[0040]

【知明の効果】以上、説明したように第1発明によれば、DRAM設置のメモリセル領域におけるトランジスタのゲート発験配を、メモリモル領域以外におけるトランジスタのゲート発験減よりも厚く形成したので、メモリセルトランジスタのカットオフリークと、ハイレベルの著き込み補償を満足するとともに、周辺回路領域および入出力回路領域のトランジスタの駆動力を高めることができる。したがって、高利度でかつ高波動作可能なDRAMデバイスを実現できる。

【0041】安た第2発時によれば、DRAM装置のメモリセル個域および入出力回路領域における各トランジスタのゲート危速度を、メモリセル個域および入出力回路領域以外におけるトランジスタのゲート起途成よりも厚く形成したので、メモリセルトランジスタのカントオフリークと、ハイレベルの書き込み制度を商足するとともに、周辺回路領域のトランジスタの駆動力を高めるこ

[31]



另1在明的复数例上與TEORAMO模式:图

とができる。したがって、高密度でかつ高速動作可能な DRAMデバイスを表現できる。

【図面の簡単な説明】

【図1】第1発明の実施例に関するDRAMの構成図である。

【図2】第1発明のDRAMの製造工程図(その1)である。

【図3】第1発明のDRAMの製造工程図(その2)である。

【図4】グート硬化機の80の製造工程図である。

【図5】しきい包電圧とゲート電化度厚との関係図である。

【図6】第2条列の実施例に関するDRAMの構成図である。

【符号の説明】

1, 2 DRAM

11,21 メモリセルアレイプロック

12,22 周辺回路プロック


13, 23 1/0回路プロック


24 電压变换回路

103, 104, 152 ゲート酸化膜

131 メモリセル領値

[図2]





拉桥表示部所

フロントページの観き

(51) In E.Ci. ⁹ 建则配号 庁內羟基金号 F I HOll 27/088 29/78

7735-4M

H01L 27/10 671 Z 29/78 301 G

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
	BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	☐ FADED TEXT OR DRAWING
	BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.